本申请公开了减小上电峰值电流的多芯片封装。在一种具有多个存储芯片的多芯片封装中，每个存储芯片包括：存储e-fuse数据的存储单元阵列、响应于读取信号而对所述e-fuse数据执行读取操作的读出控制电路、接收第一控制信号的第一内部焊盘、响应于所述第一控制信号来生成用于定义所述读取操作的读取周期的读取信号并生成跟随所述读取周期的第二控制信号的读出控制器，以及从所述读出控制器接收所述第二控制信号的第二内部焊盘，其中，所述多个存储芯片串行连接，并且所述多个存储芯片中的每一个存储芯片中相应的读出控制电路和读出控制器进行合作以实现对所述多个存储芯片的e-fuse数据的顺序读取。