利索-全球专利检索

  1. 登录
  2. 注册
发明公开
CN101371448A 快速编码和解码方法及相关设备 有权

  • 专利标题： 快速编码和解码方法及相关设备
  • 专利标题（英）： Fast encoding and decoding methods and related devices
  • 申请号： CN200780002780.1
    申请日： 2007-01-18
  • 公开(公告)号： CN101371448A
    公开(公告)日： 2009-02-18
  • 发明人: J-B·道尔 , H-H·阿蒙 , P·贝纳赫
  • 申请人： 法国电信公司
  • 申请人地址： 法国巴黎
  • 专利权人： 法国电信公司
  • 当前专利权人： 法国电信公司
  • 当前专利权人地址： 法国巴黎
  • 代理机构： 北京市中咨律师事务所
  • 代理商 杨晓光; 于静
  • 优先权： 0650196 2006.01.19 FR
  • 国际申请： PCT/FR2007/050664 2007.01.18
  • 国际公布： WO2007/083066 FR 2007.07.26
  • 进入国家日期： 2008-07-21
  • 主分类号： H03M13/29
  • IPC分类号： H03M13/29
快速编码和解码方法及相关设备
摘要：
本发明涉及一种对输入比特序列(S0)进行低延迟编码以生成编码比特序列(S)的方法和相应的解码方法，该编码方法包括：第一编码步骤(E1)，其利用第一代码而被应用于所述输入比特序列(S0)中的比特；交织步骤(E3)，其中交织器对利用所述第一代码而获得的比特进行交织；和第二奇偶编码步骤(E4)，其利用第二代码而被应用于从所述交织器获得的比特以生成所述编码比特序列S。所述方法的特征在于，所述第二奇偶编码步骤(E4)在预定数量Δ的比特已经被交织之后开始，所述预定数量Δ的比特是在取决于所述交织步骤(E3)的一个或多个参数的第一低数量Δi的比特与对应于要在所述交织步骤(E3)期间处理的总比特数量的第一高数量Δs的比特之间。
摘要（英）：

The invention concerns a method for low latency encoding of an input bit sequence (SO) into an encoded bit sequence (S) and a corresponding decoding method, the encoding method including a first encoding step (E1) applied on bits of the input bit sequence (SO), based on a first code; an interleaving step (E3) for interleaving, with an interleaver, the bits derived from said first code; a second so-called parity encoding step (E4), applied to the bits derived from said interleaver, based on a second code, to generate said encoded bit sequence (S). The method is characterized in that the second parity encoding step (E4) starts after the interleaving of a predetermined number delta of bits, the predetermined number delta of bits ranging between a smaller number delta i of bits depending on at least one parameter of the interleaving step (E3), and a first greater number delta s of bits corresponding to the total number of bits to be processed during the first interleaving step (E3).

公开/授权文献
0/0