利索-全球专利检索

  1. 登录
  2. 注册
发明授权
CN101673343B 在DSP+FPGA架构中提高信号实时模式识别处理速度的系统及方法 失效 - 权利终止 转让

  • 专利标题： 在DSP+FPGA架构中提高信号实时模式识别处理速度的系统及方法
  • 专利标题（英）： System and method for increasing signal real-time mode recognizing processing speed in DSP+FPGA frame
  • 申请号： CN200910197183.X
    申请日： 2009-10-15
  • 公开(公告)号： CN101673343B
    公开(公告)日： 2012-11-07
  • 发明人: 杨辉 , 陆小锋 , 张颖 , 金臻 , 袁承宗
  • 申请人： 上海大学
  • 申请人地址： 上海市宝山区上大路99号
  • 专利权人： 上海大学
  • 当前专利权人： 上海凯意电子科技有限公司
  • 当前专利权人地址： 上海市宝山区上大路99号
  • 代理机构： 上海上大专利事务所
  • 代理商 何文欣
  • 主分类号： G06K9/00
  • IPC分类号： G06K9/00
在DSP+FPGA架构中提高信号实时模式识别处理速度的系统及方法
摘要：
本发明涉及一种在DSP+FPGA架构中提高信号实时模式识别处理速度的系统及方法。本发明的系统结构为用DSP、FPGA、SDRAM和FLASH这4个硬件芯片(组)搭建的信号实时模式识别核心。其中DSP作为主处理芯片，FPGA作为协处理芯片，SDRAM作为主存储器，提供DSP工作时的内存支持，FLASH作为辅助存储器。本发明中的DSP采用多线程来配合整个信号处理流程，一共实现4个线程，分别为主线程、信号采集、信号处理和结果处理线程。该方法改善了系统数据处理的并行性，提高了系统的信号处理速度，为嵌入式实时高速信号模式识别系统提供了一种基于DSP+FPGA架构的解决方案。
摘要（英）：

The invention relates to a system and a method for increasing the signal real-time mode recognizing processing speed in a DSP+FPGA frame. The system structure of the invention is a signal real-time mode recognizing core set up by a DSP hardware chip, an FPGA hardware chip, an SDRAM hardware chip and an FLASH hardware chip, wherein DSP is used as a main processing chip, FPGA is used as an auxiliary processing chip, SDRAM is used as a main memory and provides memory support when DSP works, and FLASH is used as an auxiliary memory. DSP in the invention uses multi-thread for cooperating with the whole signal processing flow, and four treads which are respectively a main thread, a signal collecting thread, a signal processing thread and a result processing thread are realized. The method improves the parallelism of system data processing, increases the signal processing speed of the system, and provides a solution scheme based on the DSP+FPGA frame for the inlaid-type real-time high-speed signal mode recognizing system.

公开/授权文献
0/0