发明公开
- 专利标题: 具有源极偏压全位线感测的非易失性存储器
- 专利标题(英): Non-volatile storage with source bias all bit line sensing
-
申请号: CN200880105019.5申请日: 2008-06-27
-
公开(公告)号: CN101796590A公开(公告)日: 2010-08-04
- 发明人: 李升弼 , 浩·T·古延 , 梅文龙
- 申请人: 桑迪士克公司
- 申请人地址: 美国加利福尼亚州
- 专利权人: 桑迪士克公司
- 当前专利权人: 桑迪士克科技有限责任公司
- 当前专利权人地址: 美国加利福尼亚州
- 代理机构: 北京市柳沈律师事务所
- 代理商 黄小临
- 优先权: 11/772,009 2007.06.29 US; 11/772,002 2007.06.29 US
- 国际申请: PCT/US2008/068525 2008.06.27
- 国际公布: WO2009/006275 EN 2009.01.08
- 进入国家日期: 2010-03-01
- 主分类号: G11C16/26
- IPC分类号: G11C16/26 ; G11C16/10
摘要:
一种NAND串,其中,在感测该NAND串中的所选非易失性存储元件的编程状态之前,释放位线到位线的噪声。施加升高导电的NAND串中的电压的源极电压。电压升高导致噪声与相邻NAND串的电容性耦合。在执行感测之前,使用电流下拉器件来对每个NAND串放电。在每个NAND串被耦接到放电路径达预定时间量后,NAND串的位线被耦接到电压感测组件,用于基于位线的电势来感测所选非易失性存储元件的编程状况。所选非易失性存储元件可以具有负阈值电压。此外,可以将与所选非易失性存储元件相关联的字线设置为地。
公开/授权文献
- CN101796590B 具有源极偏压全位线感测的非易失性存储器 公开/授权日:2013-01-30