一种锁相环。其中锁相环包含整数部分，包含第一相位频率侦测器、第一电荷泵电路、可控振荡器和采样调整单元，其中，该第一相位频率侦测器提供误差信号，该第一电荷泵电路根据该误差信号产生控制信号，该可控振荡器根据该控制信号提供输出时钟，以及该采样调整单元减少根据该误差信号更新该控制信号的次数；以及分数部分，耦接在该可控振荡器和参考时钟之间，该分数部分运作在分数模式。本发明提供的锁相环在不大幅增加芯片面积的前提下提高了PLL的稳定性。