半导体装置的制造方法
摘要:
本发明提供一种能够减少掩模工序数的半导体装置的制造方法。在CMOS制造工艺中,使用共同的掩模图形,同时进行NMOS以及PMOS的形成区域的栅电极的加工,加工栅电极之后,使用将栅电极作为掩模的共同的掩模图形,进行用于分别在各NMOS以及PMOS的形成区域形成阱以及源极漏极区域的杂质离子的注入,从而能够减少掩模工序数。
公开/授权文献
0/0