时钟转换电路以及使用其的试验装置
摘要:
第二锁存器(24)利用具有与第一时钟(CK1)相同的频率的第三时钟(CK3)锁存第一锁存器(22)的输出数据(Dm1)。第三锁存器(26)利用具有第一时钟(CK1)以及第三时钟(CK3)的N倍(N为自然数)的频率的第二时钟(CK2)锁存第二锁存器(24)的输出数据(Dm2)。第二时钟(CK2)和第三时钟(CK3)处于分频/倍增关系。
公开/授权文献
0/0