一种延迟电路，其具有处于低电压电平的固定延迟路径、电平变换器以及处于高电压电平的可调延迟路径。所述固定延迟路径包括反相器链。所述可调延迟路径包括选择性地与电路输出端相连的串联的延迟元件。在静态随机存取存储器(SRAM)的局部时钟缓冲器应用中，所述低电压电平是所述局部时钟缓冲器的低电压电平，并且所述高电压电平是所述SRAM的高电压电平。这些电压可响应于动态电压调节而变化，从而需要重新校准所述可调延迟路径。可以通过逐渐增大SRAM阵列的读取访问时间直到同时的读取操作返回正确的输出，或者通过使用复制SRAM路径模拟电源电压改变导致的延迟变化来校准所述可调延迟路径。