本发明公开了一种低功耗电路设计优化方法，属于集成电路设计自动化领域。所述方法包括：指定门级电路网表、仿真激励、单元库及器件模型信息的位置，并读入所述信息进行门级电路仿真，对门级电路进行划分，进行电路分析和仿真结果分析，依据该分析结果，根据低功耗技术对电路进行优化处理。本发明对门级电路网表设计进行优化，在电路网表中插入和/或替换部分单元以支持MTCMOS、VTCMOS、电源门控、多电压、以及动态电压和频率缩放(DVFS)、电源门控等低功耗技术，在确保芯片系统电路性能的前提下使芯片系统的功耗最低。