本发明抑制栅极诱生漏极漏电流效应的器件和方法，特别涉及一种抑制栅极诱生漏极漏电流（GIDL）效应的后栅极工艺半导体器件及其制备方法，尤其是后栅极高介电常数金属栅极（Gate-Last-HKMG）的CMOS器件及制备方法。NMOS漏区的轻掺杂扩散区与其栅极结构在垂直方向上的交叠部分通过自对准离子注入而补偿为与NMOS的阱区相同的掺杂类型，同时，PMOS漏区的轻掺杂扩散区与PMOS的栅极结构在垂直方向上的交叠部分通过自对准离子注入而补偿为与PMOS的阱区相同的掺杂类型，以抑制第一、第二类晶体管的栅极诱生漏极漏电流效应。