本发明公开了一种基于PD SOI工艺的体栅耦合NMOS ESD保护结构，在该结构中栅极采用H型结构，在H型栅的边栅外侧和内侧进行两处体区P+注入，漏区采用N+深注入，将SOI基片上的硅膜穿通，源区采用N+浅注入，对SOI基片上的硅膜进行部分注入，以便在源区外侧进行体区P+注入并将体区接触引出，部分漏区利用SAB层对硅化物进行阻挡，形成镇流电阻。使用时，将漏区连接到PAD，H型栅的边栅外侧的体区和栅极进行连接，源区和H型栅内侧的体区连接到地。本发明通过将H型栅的边栅外侧的体区和栅极进行连接，能够充分利用漏体的寄生电容和源区下的体区寄生电阻组成耦合电路，在栅极耦合一定的电压，降低该ESD保护结构的开启电压，保证多个该结构的均匀导通，提高ESD保护能力。