系数推进乘法累积单元
摘要:
本发明涉及一种系数推进乘法累积单元。为了减少MAC单元的面积和功耗,本公开的某些方面涉及具有反馈路径的MAC单元,反馈路径具有布置于其上的算术元件。经常控制算术元件从而限制在数据路径中需要的位数,从而限制MAC单元所需的功率和面积。
公开/授权文献
0/0