- 专利标题: 改善可靠性的铜互连层制备方法及半导体器件
- 专利标题(英): Preparation method of copper interconnected layer for improving reliability and semiconductor device
-
申请号: CN201210292621.2申请日: 2012-08-16
-
公开(公告)号: CN102790010B公开(公告)日: 2014-08-27
- 发明人: 陈玉文 , 张文广 , 郑春生 , 徐强
- 申请人: 上海华力微电子有限公司
- 申请人地址: 上海市浦东新区张江高科技园区高斯路497号
- 专利权人: 上海华力微电子有限公司
- 当前专利权人: 上海华力微电子有限公司
- 当前专利权人地址: 上海市浦东新区张江高科技园区高斯路497号
- 代理机构: 上海思微知识产权代理事务所
- 代理商 陆花
- 主分类号: H01L21/768
- IPC分类号: H01L21/768 ; H01L23/528
摘要:
一种改善可靠性的铜互连层制备方法,包括:执行步骤S1:提供衬底:执行步骤S2:在所述衬底上沉积功能膜系:执行步骤S3:形成第一刻蚀窗口:执行步骤S4:形成第二刻蚀窗口:执行步骤S5:形成连通衬底的沟槽:执行步骤S6:在所述沟槽内壁沉积所述密封层:执行步骤S7:去除所述沟槽内壁之底侧的密封层,并沉积铜阻挡层以及铜籽晶层,铜填充淀积层:执行步骤S8:化学机械研磨以形成铜互连层。本发明所述改善可靠性的铜互连层制备方法不仅在溅射沉积铜阻挡层过程中不会引入杂质,并使得所述溅射沉积的势垒层连续,而且减小漏电流,改善所述超低介电常数薄膜之铜互连层的可靠性。另外,所述密封层仅存在于第一层铜互连层的沟槽侧壁,保证了器件的有效k值。
公开/授权文献
- CN102790010A 改善可靠性的铜互连层制备方法及半导体器件 公开/授权日:2012-11-21
IPC分类: