Invention Grant
- Patent Title: 标准单元版图的生成方法
-
Application No.: CN201310256440.9Application Date: 2013-06-25
-
Publication No.: CN103310066BPublication Date: 2016-03-16
- Inventor: 吴玉平 , 刘磊 , 陈天佐 , 吕志强
- Applicant: 中国科学院微电子研究所
- Applicant Address: 北京市朝阳区北土城西路3号
- Assignee: 中国科学院微电子研究所
- Current Assignee: 中国科学院微电子研究所
- Current Assignee Address: 北京市朝阳区北土城西路3号
- Agency: 北京集佳知识产权代理有限公司
- Agent 王宝筠
- Main IPC: G06F17/50
- IPC: G06F17/50
Abstract:
本发明实施例提供一种标准单元版图的生成方法,所述方法包括:根据有源区几何图形内栅阵列的栅长尺寸生成所述有源区几何图形;生成有源区接触孔阵列和所述栅阵列;生成所述第一类引出图形;根据所述有源区接触孔阵列对应的第一类引出图形生成跳层通孔阵列;生成栅接触孔阵列,所述栅接触孔阵列包括若干个栅接触孔;生成所述跳层通孔阵列和所述栅接触孔阵列对应的第二类引出图形;生成所述标准单元版图的引出端口阵列对应的第三类引出图形。本发明实施例能够根据栅长的变化对标准单元版图的结构图形进行微调,因此能够根据精确的电路性能要求形成最合适的标准单元版图的结构图形,进而从栅长优化的角度制成低功耗集成电路。
Public/Granted literature
- CN103310066A 标准单元版图的生成方法 Public/Granted day:2013-09-18
Information query