Invention Grant
- Patent Title: 多层多芯片扇出结构及制作方法
-
Application No.: CN201310578899.0Application Date: 2013-11-18
-
Publication No.: CN103594451BPublication Date: 2016-03-16
- Inventor: 张文奇 , 王磊 , 于中尧 , 郭学平
- Applicant: 华进半导体封装先导技术研发中心有限公司
- Applicant Address: 江苏省无锡市新区太湖国际科技园菱湖大道200号中国传感网国际创新园D1栋
- Assignee: 华进半导体封装先导技术研发中心有限公司
- Current Assignee: 江苏中科智芯集成科技有限公司
- Current Assignee Address: 江苏省无锡市新区太湖国际科技园菱湖大道200号中国传感网国际创新园D1栋
- Agency: 无锡市大为专利商标事务所
- Agent 曹祖良
- Main IPC: H01L23/525
- IPC: H01L23/525 ; H01L23/31 ; H01L21/60 ; H01L21/50
Abstract:
本发明提供一种多层多芯片扇出结构,包括一承载板,所述承载板上设有多个层叠的封装子体;各封装子体内均封装有至少一个管芯;在各封装子体中,管芯被介质层的介质材料所包覆,管芯采用正面向上的形式贴装在金属垫块上;在每一封装子体的介质层上均设有RDL层;管芯正面的焊盘通过第一互连孔与该管芯所在封装子体的RDL层电连接;相邻封装子体之间设有绝缘层,相邻封装子体的RDL层之间通过层间的第二互连孔电连接。底部封装子体中的金属垫块压在承载板的表面上;中间或顶部的封装子体中的金属垫块压在封装子体间的绝缘层上;在顶部封装子体的表面布设有一层阻焊层。本发明能够较为容易地实现三维多芯片堆叠。
Public/Granted literature
- CN103594451A 多层多芯片扇出结构及制作方法 Public/Granted day:2014-02-19
Information query
IPC分类: