非易失性半导体存储装置
摘要:
非易失性半导体存储装置具备:被串联连接的多个固定电阻元件(R);多个基准单元晶体管(T);与多个基准单元晶体管(T)的栅极连接的基准字线(RWL);与配置了多个固定电阻元件(R)的电阻路径的一端连接的第1基准数据线(RBL);和与多个基准单元晶体管(T)的一端公共地连接的第2基准数据线(RSL),多个基准单元晶体管(T)的另一端与固定电阻元件(R)之间的任意一个或者电阻路径的另一端连接。
公开/授权文献
0/0