一种实现增强时间同步过程中链路延时容错性的方法
Abstract:
本发明涉及一种实现增强时间同步过程中链路延时容错性的方法,所述方法包括:(1)计算链路传输时产生的链路延迟时间的数据包;(2)在一定时间间隔内,循环计算链路延迟;(3)对计算得出的路径延时数值,进行Q检验抽样处理。本发明提出了一种依据IEEE1588协议计算链路延时方法,增强链路延时的容错性能。此方法采用嵌入式程序运行在交换设备中,无需增加多余的硬件设备。其方法利用统计学方法科学、有效检验出抖动数据,并根据实际情况调整采样周期的步长,缩短检验流程,提高检验效率。
Public/Granted literature
Patent Agency Ranking
0/0