本发明公开了一种非挥发性存储器读数据速度的校准电路，其两个D触发器的时钟端都连接读数据时钟信号，第一个D触发器的Q端通过一个反相器连接到D端，第二个D触发器的D端连接数据逻辑处理单元的输出端、Q端连接到RS触发器的S端；第一个D触发器的Q端输出切换开关组的切换信号，使得数据逻辑处理单元的输入端在读取第一数据和第二数据的两种状态间切换，并使得在正常读取速度下数据逻辑处理单元输出1、非正常读取速度下输出0；RS触发器的R端连接使能信号，Q端用于检测读取速度是否正常。本发明还公开了一种非挥发性存储器读数据速度的校准方法。本发明能避免亚稳态所带来的问题。