发明授权
- 专利标题: 计算成像管线
-
申请号: CN201480045179.0申请日: 2014-08-06
-
公开(公告)号: CN105765623B公开(公告)日: 2020-04-07
- 发明人: 大卫·莫洛尼 , 理查德·里士满 , 大卫·多诺霍 , 布兰登·巴里 , 科马克·布里克 , 奥维迪乌·安德烈·韦萨
- 申请人: 大卫·莫洛尼 , 理查德·里士满 , 大卫·多诺霍 , 布兰登·巴里 , 科马克·布里克 , 奥维迪乌·安德烈·韦萨
- 申请人地址: 爱尔兰都柏林
- 专利权人: 大卫·莫洛尼,理查德·里士满,大卫·多诺霍,布兰登·巴里,科马克·布里克,奥维迪乌·安德烈·韦萨
- 当前专利权人: 大卫·莫洛尼,理查德·里士满,大卫·多诺霍,布兰登·巴里,科马克·布里克,奥维迪乌·安德烈·韦萨
- 当前专利权人地址: 爱尔兰都柏林
- 代理机构: 北京品源专利代理有限公司
- 代理商 杨生平; 钟锦舜
- 优先权: 1314263.3 2013.08.08 GB
- 国际申请: PCT/IB2014/002541 2014.08.06
- 国际公布: WO2015/019197 EN 2015.02.12
- 进入国家日期: 2016-02-14
- 主分类号: G06T1/20
- IPC分类号: G06T1/20 ; G06T1/60 ; G09G5/36 ; G09G5/397
摘要:
本申请总体上涉及并行处理装置。所述并行处理装置可包括多个处理元件、存储器子系统和互连系统。所述存储器子系统可包括多个存储器片,所述多个存储器片中的至少一个与所述多个处理元件中的一个相关联,并且包括多个随机存取存储器(RAM)图块,每个图块具有单独的读取和写入端口。所述互连系统被配置来耦接所述多个处理元件和所述存储器子系统。所述互连系统包括局部互连和全局互连。
公开/授权文献
- CN105765623A 计算成像管线 公开/授权日:2016-07-13