一种应用于静态随机存储器的锁存型流水结构高速地址译码器
摘要:
本发明公开了一种应用于静态随机存储器的锁存型流水结构高速地址译码器,能够消除预译码模块造成的译码时间损耗,同时其第二级译码模块采用本发明中提出的受时钟控制的新型译码电路结构能够有效的提高第二级译码模块的译码速度,进而提高整个地址译码器的性能。特别适用于对译码速度有特殊要求的电路中,例如高性能SRAM。
0/0