一种高速Base64并行编解码装置
摘要:
本发明公开了一种高速Base64并行编解码装置,其特征在于,包括用于数据理的编码模块和解码模块,其中编码模块包括:至少一个数据接收模块,至少一个编码控制模块,至少一个数据发送模块,解码模块包括:至少一个数据接收模块,至少一个解码控制模块,至少一个数据发送模块;本发明基于FPGA平台,实现了Base64编解码的16字节的并行处理,提升了Base64编解码的效率,并有效降低了CPU的资源消耗。
0/0