发明公开
CN106066843A 一种高速Base64并行编解码装置
无效 - 驳回
- 专利标题: 一种高速Base64并行编解码装置
- 专利标题(英): High speed Base 64 parallel coding and decoding device
-
申请号: CN201610384154.4申请日: 2016-06-02
-
公开(公告)号: CN106066843A公开(公告)日: 2016-11-02
- 发明人: 徐晓燕 , 李高超 , 周渊 , 张露晨 , 马秀娟 , 唐积强 , 徐小磊 , 毛洪亮 , 刘俊贤 , 苏沐冉 , 刘庆良 , 何万江
- 申请人: 北京赛思信安技术股份有限公司 , 国家计算机网络与信息安全管理中心
- 申请人地址: 北京市朝阳区霞光里8号承冀诚大厦二层
- 专利权人: 北京赛思信安技术股份有限公司,国家计算机网络与信息安全管理中心
- 当前专利权人: 北京赛思信安技术股份有限公司,国家计算机网络与信息安全管理中心
- 当前专利权人地址: 北京市朝阳区霞光里8号承冀诚大厦二层
- 代理机构: 北京永创新实专利事务所
- 代理商 赵文颖
- 主分类号: G06F13/42
- IPC分类号: G06F13/42 ; H03M7/14
摘要:
本发明公开了一种高速Base64并行编解码装置,其特征在于,包括用于数据理的编码模块和解码模块,其中编码模块包括:至少一个数据接收模块,至少一个编码控制模块,至少一个数据发送模块,解码模块包括:至少一个数据接收模块,至少一个解码控制模块,至少一个数据发送模块;本发明基于FPGA平台,实现了Base64编解码的16字节的并行处理,提升了Base64编解码的效率,并有效降低了CPU的资源消耗。