- 专利标题： 用于减少电路中的泄漏电流的偏置技术和电路布置
-
申请号： CN201580027283.1申请日： 2015-04-21
-
公开(公告)号： CN106463953B公开(公告)日： 2020-03-10
- 发明人: F·波苏 , A·A·M·尤塞夫 , 洪蔡毕 , P·S·S·古德姆
- 申请人： 高通股份有限公司
- 申请人地址： 美国加利福尼亚州
- 专利权人： 高通股份有限公司
- 当前专利权人： 高通股份有限公司
- 当前专利权人地址： 美国加利福尼亚州
- 代理机构： 北京市金杜律师事务所
- 代理商 王茂华; 董典红
- 优先权： 62/004,740 2014.05.29 US
- 国际申请： PCT/US2015/026922 2015.04.21
- 国际公布： WO2015/183428 EN 2015.12.03
- 进入国家日期： 2016-11-24
- 主分类号： H02H9/04
- IPC分类号： H02H9/04 ; G05F1/46 ; H01L27/02
摘要：
一种装置包括输入/输出(I/O)管脚和静电放电器件。该静电放电器件耦合至该I/O管脚和电压调节器。
公开/授权文献
- CN106463953A 用于减少电路中的泄漏电流的偏置技术和电路布置 公开/授权日：2017-02-22
