一种物理不可克隆函数电路
Abstract:
本发明公开了一种物理不可克隆函数电路,包括:n个级联的数据延迟电路、n个时钟延迟电路和仲裁器;数据延迟电路的控制端用于接收随机控制信号;数据延迟电路的第一输出端和第二输出端分别与下级数据延迟电路的第一输入端和第二输入端相连;n个数据延迟电路的数据端依次分别与n个时钟延迟电路的输入端相连;时钟延迟电路的输出端与仲裁器相连,时钟延迟电路的时终端接收时钟信号;仲裁器用于根据n个时钟延迟电路输出的信号确定输出数据。该电路可以同时引入数据延迟偏差和时钟延迟偏差,增加了数学建模的难度,从而增加PUF电路的安全性。
Public/Granted literature
Patent Agency Ranking
0/0