本发明公开一种实现报文二选一的电路结构，包括二选一判决逻辑模块，与二选一判决逻辑模块相连的等待判决缓存模块、当前SEQID缓存模块，以及与等待判决缓存模块相连的扫描逻辑模块，所述二选一判决逻辑模块的入口与2个选收通道相连，2个选收通道的报文来自同一个源设备的双发报文。本发明所述的实现报文二选一的电路结构，采用独立的二选一判决逻辑模块和等待判决缓存模块，使得各自模块的功能相对单一，便于逻辑电路实现；此外，等待判决缓存模块采用RAM复用的形式管理，节省了大量的等待判决缓存模块控制资源，使得二选一电路的报文组号可以支持到1K（1024），甚至更多。