一种可编程逻辑控制器件及其高速信号接收方法
摘要:
本发明公开了一种可编程逻辑控制器件及其高速信号接收方法,通过采用包括数据串并转换单元、延迟单元、数字时钟管理单元及伪数据串并转换单元的可编程逻辑控制器件,由伪数据串并转换单元将接收到的第二时钟信号进行串并转换得到伪数据信号,由于第二时钟信号和数据信号在可编程逻辑控制器件内部的路径完全相同,因此第二时钟信号、伪数据信号及数据信号的相位完全一致,那么,延迟单元根据接收到的第一时钟信号对伪数据信号进行采样,便可根据采样结果寻找到数据信号的采样点,然后将第一时钟信号的采样沿调整到该数据的采样点数即可完成对高速信号的准确接收。本发明无需采用硬件仿真电路便可完成对高速信号的相位对齐调整,适应性较强。
0/0