一种高压断路器测试系统校验的时间基准装置及校验系统
摘要:
本发明提供了一种高压断路器测试系统校验的时间基准装置及校验系统,本发明装置包括微处理器、可编程逻辑器件、随机存储器、触发电路和断口分合闸模拟电路;微处理器与可编程逻辑器件相连,可编程逻辑器件与随机存储器相连;可编程逻辑器件通过IO口与断口分合闸模拟电路输入接口,以及与触发电路输出接口相连。本发明由可编程逻辑器件作为时间产生的核心控制器件,根据设置的参数,可编程逻辑器件IO口输出信号控制模拟电路的导通和截止,模拟断路器分合闸状态,可精确地产生标准的合闸时间、分闸时间、弹跳时间、弹跳次数等参数,不存在软件延时,能够满足高压断路器机械特性监测系统性能指标校验的精度、准确度要求。
0/0