一种带有加解密功能的数据摆渡模块及其数据处理方法
摘要:
本发明公开了一种带有加解密功能的数据摆渡模块,包括相互通信的两FPGA芯片,两FPGA芯片分别与两主机通信,每个FPGA连接SM1算法芯片和SM2算法芯片。同时也公开了该数据摆渡模块的数据处理方法。本发明将算法芯片设置在数据摆渡模块内,与FPGA芯片连接,利用FPGA的并行性特点,具有速度快、集成度高、安全性高、成本低,易移植的特点。
0/0