发明公开
- 专利标题: 集成电路晶粒构件的电容性耦合
- 专利标题(英): Capacitive coupling of integrated circuit die components
-
申请号: CN201680056319.3申请日: 2016-08-26
-
公开(公告)号: CN108028246A公开(公告)日: 2018-05-11
- 发明人: 亚卡尔古德·R·西塔朗 , 贝尔格森·哈巴
- 申请人: 英帆萨斯公司
- 申请人地址: 美国加州95134圣荷西市果树公园大道3025号
- 专利权人: 英帆萨斯公司
- 当前专利权人: 英帆萨斯公司
- 当前专利权人地址: 美国加州95134圣荷西市果树公园大道3025号
- 代理机构: 北京寰华知识产权代理有限公司
- 代理商 林柳岑; 贺亮
- 优先权: 62/234,022 20150928 US 15/247,705 20160825 US
- 国际申请: PCT/US2016/048889 2016.08.26
- 国际公布: WO2017/058422 EN 2017.04.06
- 进入国家日期: 2018-03-27
- 主分类号: H01L23/522
- IPC分类号: H01L23/522 ; H01L23/50
摘要:
本发明提供了集成电路晶粒构件与其他导电区域的电容性耦合。待耦合的每一个构件具有一表面,其包括至少一个导电区域,例如一金属衬垫或金属平板。一超薄介电质层形成于待耦合的至少一个表面上。当两个构件(例如,来自每一个晶粒的一个构件)被永久地接触在一起时,该超薄介电质层维持在两个表面之间,以形成在每一个相应构件的导电区域之间的电容器或电容性介面。该超薄介电质层可以由各种介电质的多个层所组成,但是在一个实施方式中,整体厚度为小于约50纳米。所形成的该电容性介面的每单位面积电容值取决于在超薄介电质层中所使用的介电材料的特定介电常数κ以及该介电材料各自的厚度。可以在经耦合堆叠件的边缘处制作电气连结和接地连结。
公开/授权文献
- CN108028246B 集成电路晶粒构件的电容性耦合 公开/授权日:2022-03-29