发明授权
- 专利标题: 功率监控的CPU功率网设计
-
申请号: CN201680056610.0申请日: 2016-09-13
-
公开(公告)号: CN108139791B公开(公告)日: 2020-07-03
- 发明人: H·蒂瓦里 , A·K·古普塔 , S·图拉加 , D·S·K·普里温杜拉 , V·德瓦拉赛蒂
- 申请人: 高通股份有限公司
- 申请人地址: 美国加利福尼亚州
- 专利权人: 高通股份有限公司
- 当前专利权人: 高通股份有限公司
- 当前专利权人地址: 美国加利福尼亚州
- 代理机构: 北京市金杜律师事务所
- 代理商 王茂华; 庞淑敏
- 优先权: 5180/CHE/2015 2015.09.28 IN
- 国际申请: PCT/US2016/051470 2016.09.13
- 国际公布: WO2017/058509 EN 2017.04.06
- 进入国家日期: 2018-03-28
- 主分类号: G06F1/3293
- IPC分类号: G06F1/3293
摘要:
提供了一种用于提供功率网的方法和设备。该设备包括多个存储器单元,该多个存储器单元包括至少一个SoC存储器和至少一个高速缓存存储器。该设备包括被耦合至至少一个SoC存储器的第一子系统,该至少一个SoC存储器与第一功率域相关联。该设备还包括耦合至至少一个高速缓存存储器的第二子系统,该至少一个高速缓存存储器与第二功率域相关联。第二子系统可以是CPU子系统。因为第一功率域从共享的功率源获取功率,第一功率域可以在比存储器电路的操作所需要的电压水平更高的电压水平下进行操作。通过将至少一个高速缓存存储器从第一功率域移动至第二功率域,针对第一功率域中的部件的LDO效率损失可以得以减少。
公开/授权文献
- CN108139791A 功率监控的CPU功率网设计 公开/授权日:2018-06-08
IPC分类: