本发明提供了一种可重构乘加运算装置，包括：算法控制器用于接收子运算所包含的算式元素的标识和元素值所在的第一存储地址，向算式生成器发送第一存储地址和存储乘加算式的乘加结果的第二存储地址；算式生成器用于获取第一存储地址处的元素值，根据基础算式及元素值生成乘加算式，将乘加算式发送给基本算粒组；将乘加结果存储在第二存储地址处，发送第二存储地址给算法控制器；以及，若子运算中的乘加算式全部计算完毕，发送子运算的运算结果给下一个基本处理单元；基本算粒组用于计算接收到的乘加算式，将得到的乘加结果发送给算式生成器，缓解现有技术中存在的硬件电路的使用灵活性低的技术问题，达到了提高硬件电路的使用灵活性的技术效果。