使用背景内建自测试的零测试时间存储器
摘要:
本发明涉及使用背景内建自测试的零测试时间存储器。本公开涉及一种结构,包括存储器,其被配置为在读取端口处执行至少一个功能读取操作的同时,能够在读取/写入端口处进行零测试时间内建自测试(BIST)。
公开/授权文献
0/0