本发明公开了基于嵌入式系统的兆赫兹阻抗测量计，由嵌入式系统，阻抗测量模拟电路系统以及上位机软件组成。其中，嵌入式系统与阻抗测量模拟电路系统通过SMB连接线进行连接，上位机通过USB转串口连接线与嵌入式系统进行连接。数字电路由双核心板和载板组成。数字电路以FPGA和STM32为双核心芯片，利用FPGA芯片输出一定相位及频率的双通道激励信号，激励信号输入到模拟电路部分，模拟电路利用阻抗测量理论进行计算，将采集到的结果通过RS232协议发送至上位机，上位机完成阻抗值的计算分析与数据保存。本发明的AD转换采样率在该阻抗测量理论中的要求很低，对后续芯片采样率的要求也大大降低。所需参数较少，便于计算，大大简化运算。