基于D触发器亚稳态特性的真随机数生成装置
摘要:
本发明提供一种基于D触发器亚稳态特性的真随机数生成装置和方法,能够在FPGA或芯片中只依靠数字电路即可产生真随机数。本发明的一种基于D触发器亚稳态特性的真随机数生成装置,包括数据输入模块、组合逻辑模块和同步输出模块,其中数据输入模块包括两组数据选择器和四组寄存器,每两组寄存器对应连接一组数据选择器;组合逻辑模块包括移位器、选择器、加法器、异或门,其中移位器、选择器、加法器、异或门依次顺序连接。
公开/授权文献
0/0