- 专利标题: 提高处理器与访存总线时序的方法及内存属性预测器
-
申请号: CN201910304546.9申请日: 2019-04-16
-
公开(公告)号: CN110008154B公开(公告)日: 2020-08-21
- 发明人: 张海峰 , 刘亮 , 张茜歌 , 周佳慧 , 李伟立 , 叶逢春 , 田瑞
- 申请人: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网宁夏电力有限公司电力科学研究院
- 申请人地址: 北京市海淀区西小口路66号中关村东升科技园A区3号楼
- 专利权人: 北京智芯微电子科技有限公司,国网信息通信产业集团有限公司,国家电网有限公司,国网宁夏电力有限公司电力科学研究院
- 当前专利权人: 北京智芯微电子科技有限公司,国网信息通信产业集团有限公司,国家电网有限公司,国网宁夏电力有限公司电力科学研究院
- 当前专利权人地址: 北京市海淀区西小口路66号中关村东升科技园A区3号楼
- 代理机构: 北京润平知识产权代理有限公司
- 代理商 王崇
- 主分类号: G06F13/16
- IPC分类号: G06F13/16 ; G06F13/12
摘要:
本发明公开了一种提高处理器与访存总线时序的方法及内存属性预测器,该方法包括:将处理器中设置内存属性预测器,内存属性预测器包括多个存储内存属性的寄存器单元,每个寄存器单元的地址是内存空间的地址范围按照内存属性类别进行分类后的每一类别中的所有地址的tag位段;当处理器接收到访问指令后对内存属性进行预测,该预测过程包括:内存属性预测器根据所述访问指令中的访问地址找到该访问地址的tag位段从而找到其对应的区域,将该区域中的寄存器单元的内存属性作为预测的内存属性;处理器将该预测的内存属性输出。该提高处理器与访存总线时序的方法及内存属性预测器能够提高CPU与外围总线或设备的接口时序,从而提高MCU的性能。
公开/授权文献
- CN110008154A 提高处理器与访存总线时序的方法及内存属性预测器 公开/授权日:2019-07-12