一种掩膜存储器的读出结构
摘要:
本发明涉及一种掩膜存储器的读出结构,通过采用合理的电路结构,使得在2.2~5V这一ROM工作电源电压范围内,到达存储阵列中相邻BN+的电压都不超过1V,并且该电压与ROM加工工艺、ROM的版图布局等因素都没有关系,确保存储阵列中的N管不会被穿通。本发明的掩膜存储器的读出结构读取数据时,读取安全、准确、速度快且功耗低。
公开/授权文献
0/0