发明授权
CN110362144B 基于指数补偿的低温漂高电源抑制比带隙基准电路
失效 - 权利终止
- 专利标题: 基于指数补偿的低温漂高电源抑制比带隙基准电路
-
申请号: CN201910756733.0申请日: 2019-08-16
-
公开(公告)号: CN110362144B公开(公告)日: 2020-06-16
- 发明人: 李泽宏 , 洪至超 , 胡任任 , 蔡景宜 , 杨耀杰 , 仪梦帅
- 申请人: 电子科技大学
- 申请人地址: 四川省成都市高新区(西区)西源大道2006号
- 专利权人: 电子科技大学
- 当前专利权人: 电子科技大学
- 当前专利权人地址: 四川省成都市高新区(西区)西源大道2006号
- 代理机构: 成都点睛专利代理事务所
- 代理商 葛启函
- 主分类号: G05F1/567
- IPC分类号: G05F1/567
摘要:
基于指数补偿的低温漂高电源抑制比带隙基准电路,包括预稳压模块、预稳压启动模块、带隙基准核心模块和带隙基准核心启动模块,带隙基准核心模块用于产生基准电压,共源极接法的第十五PMOS管构成βhelp结构,避免了CMOS工艺中β值过小导致基极电流引入过大误差的问题;同时通过第九电阻R9将基准电压的高阶曲率补偿结构嵌入βhelp结构中,显著的减低了基准输出电压的温度漂移系数;带隙基准核心启动模块用于使带隙基准核心模块脱离简并点;预稳压模块用于产生为带隙基准核心模块和带隙基准核心启动模块供电的局部电压,通过自适应驱动结构既保证了预稳压结构的驱动能力又有效的提高了基准输出电压的电源抑制比;预稳压启动模块用于使预稳压模块脱离简并点。
公开/授权文献
- CN110362144A 基于指数补偿的低温漂高电源抑制比带隙基准电路 公开/授权日:2019-10-22
IPC分类: