本申请公开了一种时钟服务器、守时频率补偿方法及装置，该方法时钟服务器包括：FPGA器件以及外围电路，该FPGA器件包括输入时钟源解码模块、晶振频率调节模块、以及时钟源处理模块，外围电路包括晶振振荡器；输入时钟源解码模块用于将输入时钟源解码得到的时钟源信息发送给时钟源处理模块；时钟源处理模块用于根据状态信息判断输入时钟源是否有效；晶振频率调节模块用于在输入时钟源有效时，根据设定时长内的平均频率误差值确定输入时钟源无效时的守时调节信息；在输入时钟源无效时，根据输入源有效时预先存储的守时调节信息调节晶振频率计数器，以使晶振频率计数器产生与基准秒脉冲信号同步的守时秒脉冲信号。