发明公开
- 专利标题: 数字逻辑电路编译方法及装置
- 专利标题(英): Digital logic circuit compiling method and device
-
申请号: CN201810508097.5申请日: 2018-05-24
-
公开(公告)号: CN110532577A公开(公告)日: 2019-12-03
- 发明人: 赵天良 , 王玥 , 张晓艳 , 刘才齐 , 逄淑楠
- 申请人: 大唐移动通信设备有限公司
- 申请人地址: 北京市海淀区学院路29号
- 专利权人: 大唐移动通信设备有限公司
- 当前专利权人: 大唐移动通信设备有限公司
- 当前专利权人地址: 北京市海淀区学院路29号
- 代理机构: 北京润泽恒知识产权代理有限公司
- 代理商 莎日娜
- 主分类号: G06F17/50
- IPC分类号: G06F17/50
摘要:
本发明提供了一种数字逻辑电路编译方法及装置,涉及电路技术领域,该方法包括:获取数字逻辑电路的编译步骤,采用与数字逻辑电路的编译顺序逆向的顺序,逐个判断各个编译步骤对应的时序报告是否满足预设时序要求,将不满足预设时序要求的时序报告所对应的编译步骤确定为目标编译步骤,根据每个编译策略对应的时序报告,将满足预设时序要求的时序报告所对应的编译策略,作为目标编译策略,按照目标编译策略重新编译数字逻辑电路。由于在采用目标编译策略重新编译数字逻辑电路的过程中,可以使用目标编译步骤之前的编译步骤输出的数据,能够减少客户端重新编译数字逻辑电路所花费的时间,从而可以提高重新编译数字逻辑电路的效率。
公开/授权文献
- CN110532577B 数字逻辑电路编译方法及装置 公开/授权日:2021-06-18