本申请提供了一种延时电路与伺服驱动器，该延时电路包括：第一延时单元，包括第一跟随器、第一单稳态触发器、第一逻辑门和第一时间继电器，第一跟随器与第一单稳态触发器、第一逻辑门以及第一时间继电器分别电连接，第一单稳态触发器和第一逻辑门电连接，第一逻辑门与第一时间继电器电连接。通过第一跟随器、第一单稳态触发器、第一逻辑门和第一时间继电器共同作用实现硬件电路的延时，将该延时电路应用于安全转矩关闭控制时，可以实现对缓冲器的输入电平的控制，即实现当输入信号到来一段时间后，关断硬件电路，使得硬件电路的关断时间晚于CPU关闭电机的时间。