Invention Publication
- Patent Title: 无除法器的除三电路
- Patent Title (English): Divide-by-three circuit without divider
-
Application No.: CN201911120525.8Application Date: 2019-11-15
-
Publication No.: CN110851110APublication Date: 2020-02-28
- Inventor: 陈会军 , 张喆 , 李德建 , 马岩 , 沈红伟 , 郝先人 , 唐晓柯 , 刘浩
- Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
- Applicant Address: 北京市海淀区西小口路66号中关村东升科技园A区3号楼
- Assignee: 北京智芯微电子科技有限公司,国网信息通信产业集团有限公司,国家电网有限公司
- Current Assignee: 北京智芯微电子科技有限公司,国网信息通信产业集团有限公司,国家电网有限公司
- Current Assignee Address: 北京市海淀区西小口路66号中关村东升科技园A区3号楼
- Agency: 北京中誉威圣知识产权代理有限公司
- Agent 周际; 赵莎莎
- Main IPC: G06F7/535
- IPC: G06F7/535

Abstract:
本发明公开了一种无除法器的除三电路,电路中的Esum加法器用于对二进制数据中位于偶数位的各个二进制数进行相加从而得到加数Esum。Osum加法器用于对二进制数据中位于奇数位的各个二进制数进行相加从而得到加数Osum。第一多路选择器用于比较加数Esum和加数Osum,若加数Esum大于等于加数Osum,则计算加数Esum和加数Osum的差,并将加数Esum和加数Osum的差进行输出,若加数Esum小于加数Osum,则计算加数Osum和加数Esum的差,并将该差值左移1位,从而得到加数Osum和加数Esum的差的两倍,并将其进行输出。该无除法器的除三电路能够节约硬件资源、降低功耗以及成本。
Public/Granted literature
- CN110851110B 无除法器的除三电路 Public/Granted day:2022-04-01
Information query