- 专利标题: LDMOS器件及其形成方法、半导体器件的形成方法
-
申请号: CN201811567232.X申请日: 2018-12-20
-
公开(公告)号: CN111354792B公开(公告)日: 2023-09-12
- 发明人: 王孝远 , 王刚宁 , 彭坤 , 辜良智 , 蒲贤勇
- 申请人: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
- 申请人地址: 上海市浦东新区中国(上海)自由贸易试验区张江路18号;
- 专利权人: 中芯国际集成电路制造(上海)有限公司,中芯国际集成电路制造(北京)有限公司
- 当前专利权人: 中芯国际集成电路制造(上海)有限公司,中芯国际集成电路制造(北京)有限公司
- 当前专利权人地址: 上海市浦东新区中国(上海)自由贸易试验区张江路18号;
- 代理机构: 上海知锦知识产权代理事务所
- 代理商 高静; 李丽
- 主分类号: H01L29/78
- IPC分类号: H01L29/78 ; H01L29/06 ; H01L21/336
摘要:
本发明提供一种LDMOS器件及其形成方法、半导体器件的形成方法,LDMOS器件包括:位于漂移区内的漏区;位于体区内的源区,基底暴露出所述源区表面,且所述源区紧挨栅极结构,所述源区的掺杂类型与漏区的掺杂类型相同;位于所述体区内且紧挨所述源区的体接触区,所述基底暴露出所述体接触区表面,且所述体接触区的掺杂类型与所述体区的掺杂类型相同;位于所述体区内且位于所述体接触区下方的击穿调节掺杂区,所述击穿调节掺杂区的掺杂类型与所述体区的掺杂类型相同,所述击穿调节掺杂区适于提高所述体区与漂移区之间的抗穿通能力。本发明在体接触区与体区之间设置有击穿调节掺杂区,提高体区与漂移区之间的抗穿通能力。
公开/授权文献
- CN111354792A LDMOS器件及其形成方法、半导体器件的形成方法 公开/授权日:2020-06-30