本申请公开了一种总线设备连接调整的异构多核处理器，包括架构总线、与架构总线相连的总线设备、与架构总线相连的第一通信总线、位于第一通信总线的预设范围内且与第一通信总线相连的第一CPU和共享存储器，其中，所述第一CPU为负责即时处理的CPU。本申请公开的上述技术方案，将第一CPU（即负责即时处理的CPU）及共享存储器均设置在第一通信总线的预设范围内，且让第一CPU和共享存储器与第一通信总线相连，以使得负责即时处理的CPU存取共享存储器的即时性和等时性可以得到较好的保证，从而提高负责即时处理的CPU对共享存储器的存取效能。