本发明属于电子类课程虚实技术领域，公开了一种电类课程虚实一体化实验平台电路优化方法及系统，在上位机通过仿真软件进行实验电路的连线与搭建，通过网线连接到硬件服务器；当在仿真软件中搭建电路完毕后，在软件中进行编译，在检查无误编译完毕后生成FPGA可识别的项目文件，等待下载到FPGA中进行；上位机采用时分复用的方式连接FPGA硬件模组；在服务器中选中当前空闲的FPGA硬件模组，进行电路下载以及实验测量等步骤。本发明提高了时钟校准的时间精度；同时，通过电路测试模块根据待测电路模型确定了测试电路并基于故障模型输入激励，得到故障覆盖情况，成功的实现了对FPGA电路的测试，提升了测试效率。