一种面向高速高并发应用的加密模组，包含了两个FPGA芯片，每个FPGA芯片均为一路处理模块，两个FPGA芯片分别设计了PCI-e 3.0接口与主机进行通信，分别处理两组PCI-e 3.0接口传入的对称加密、散列加密算法需求，每个FPGA芯片挂载两个物理噪声源芯片，加密模组连接主机使用双PCI-e 3.0 x8的硬件链路设计，单个PCI-e 3.0 x8设备通道理论支持最大8Gbps*8=64Gbps的硬件速率，加密模组还包含嵌入式微控控制器，根据不同的需求，加密模组可以布置不同容量的SRAM储存芯片、Nor Flash储存芯片，为了实现管理功能，设计包含了安全芯片、EEPROM芯片和温度检测芯片，SRAM储存芯片、Nor Flash储存芯片、安全芯片、算法协处理器都与微控制器连接，微控制器通过EMC总线与两个FPGA芯片连接。