本发明提供了一种解码电路及芯片，其中，所述解码电路包括依次连接的充放电单元、电容器和转换单元，其中，所述充放电单元被配置为，能够对所述电容器充放电，并且对所述电容器充入任意电量所消耗的总时长与对所述电容器释放同样电量所消耗的总时长之比为预设值；所述转换单元被配置为，当所述电容器的电压超过预设电压时，输出第三电平，否则输出第四电平。如此配置，减轻了MCU的计算负担；消除了噪声对通讯信号的影响，增加了HBS协议有效通讯的距离；自适应了不同时钟周期的通讯信号。解决了现有技术中MCU计算负担较重，纠错与通讯距离之间存在矛盾以及对不同时钟周期的通讯信号适应性差的问题。