本发明公开了一种高速低抖动数据同步鉴相器，包括数据锁存电路、数据时钟比较电路、数据修正电路和判决电路；所述数据锁存电路用于接收外部输入的高速数据流，并在下一时钟周期的上升沿到来时将其锁存起来；所述数据时钟比较电路将数据流与输入参考时钟进行时序对比；所述数据修正电路先将前端锁存的数据信号与接收到的时钟信号进行校正，确保其在下一时钟来临时将各数据与输入时钟对齐；所述判决电路用于确定数据和时钟的超前滞后关系；本发明具有恢复时钟抖动小，调谐范围大，低功耗、结构简单等优点。