本申请提供了栅极驱动电路和显示面板，包括M级时钟信号线、N级栅极信号线和多个第一下拉模块，时钟信号的周期为(a*T)、占空比为(T‑2)/(2*T)，相邻两级时钟信号的延迟时间为a，第nm、(nm+j*M)级栅极信号线分别被第nm级时钟信号线其中对应的一个周期同步，第一下拉模块的第一输入端的信号的下降沿和上升沿分别下拉其第一输出端的信号和其第二输出端的信号，若k％M为奇数，则第k级栅极信号线连接第一输出端，对应的第一输入端连接第(k％M)级时钟信号线，反之，则第k级栅极信号线连接第二输出端，对应的第一输入端连接第[(k％M)+f+g1*T]级时钟信号线，M为大于2的偶数，N≥M，1≤nm≤M，T＝M，j>0，f＝(T‑2)/2，[(k％M)+f+g1*T]为奇数；此方案可以改善像素的充电时间以提高显示面板的显示画面的均匀性。