本发明提供一种半导体器件的形成方法，通过先获取第一刻蚀工艺的刻蚀时间，并根据所述第一刻蚀工艺的刻蚀时间及第二栅绝缘层与位于所述第二栅绝缘层上的侧墙层两者的总厚度可以准确的得到刻蚀速率，从而无需停机测试刻蚀机台的刻蚀速率，进而根据所述刻蚀速率及剩余的所述第一栅绝缘层中需去除的部分的厚度能够有效的得到第二刻蚀工艺的刻蚀时间，由此，在执行第二刻蚀工艺时，可以准确的控制所述第二刻蚀工艺的刻蚀时间，从而可以使所述第一栅绝缘层的厚度减小至目标厚度，提高器件的性能。