本申请公开了一种应用于逻辑芯片的补偿电路，包括：与逻辑芯片相连的计数器、时钟触发器、第一多路选择器和振荡环；其中，时钟触发器的输出端与第一多路选择器的输入端相连，第一多路选择器的控制端与计数器的输出端相连，第一多路选择器的输出端与计数器的控制端相连，振荡环的输出端与计数器的输入端相连。显然，由于该补偿电路只需要根据计数器的计数值即可达到对逻辑芯片的采样时序进行补偿的目的，所以，通过此种设置方式就可以显著降低在对逻辑芯片采样时序进行补偿时的复杂度。