本发明公开了一种时钟同步电路，包括有源晶振晶振输出预设频率的第一信号至阻容滤波电路，阻容滤波电路对第一信号进行滤波处理之后输出至第一时钟芯片，第一时钟芯片对第一信号进行处理之后输出三路第一预设频率的时钟信号和三路第二预设频率的时钟信号；第一预设频率的时钟信号和第二预设频率的时钟信号分别输入至第二、第三、第四时钟芯片，第二、第三、第四时钟芯片分别输出七路第一预设频率的时钟信号和七路第二预设频率的时钟信号；第二、第三、第四时钟芯片分别输出六路第一预设频率的时钟信号和六路第二预设频率的时钟信号至RF接收器，一路第一预设频率的时钟信号和一路第二预设频率的时钟信号即参考时钟至FPGA，能够保证信号处理的精度。